IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

First Named

Inventor : Philippe Messager

Appln. No.: 10/814,811

Filed

: March 31, 2004

For

: INTEGRATED CIRCUIT DELIVERING LOGIC LEVELS AT A VOLTAGE INDEPENDENT FROM THE MAINS VOLTAGE, WITH NO ATTACHED REGULATOR FOR THE POWER SECTION, AND CORRESPONDING

COMMUNICATION MODULE

Docket No.: A64.12-0004



Group Art Unit:2816

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED COPY OF PRIORITY DOCUMENT

Assistant Commissioner for Patents Washington, D.C. 20231 Sir:

Applicant claims right of priority under the provisions of 35 USC \S 119 based on French Patent Application No. 03 04075, filed 1 April 2003.

A certified copy of this application is enclosed. This priority application is identified in the Declaration filed herewith.

Applicant requests that priority be granted on the basis of this application.

Respectfully submitted,

WESTMAN, CHAMPLIN & KELLY, P.A.

Bv:

David D. Brush, Reg. No. 34,557

Suite 1600 - International Centre

900 Second Avenue South

Minneapolis, Minnesota 55402-3319

Phone: (612) 334-3222 Fax: (612) 334-3312

DDB:tkj



THIS PAGE BLANK (USPTO)



BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

SIEGE

Fait à Paris, le 9 S AVR 2004

CERTIFIED COPY OF PRIORITY DOCUMENT

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

		·	
	·		
·			



BREVET D'INVENTION CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

HATIONAL DE LA PAPOPRIETE INDUSTRIBLES 26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08
Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

REQUÊTE EN DÉLIVRANCE page 1/2

BR1

1 0 V D U 2003		Cet imprimé est à remplir lisiblement à l'encre noire D3 540 • ¥ / 210		
1 AVRIL 2003 a rINPI		NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE		
REMSE INFISRENNES		À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE		
usu 0304075	ļ	Cabinet Patrice VIDON		
N° D'ENREGISTREMENT	ŀ	Le Nobel - Technopôle Atalante 2, allée antoine becquerel		
NATIONAL ATTRIBUÉ PAR L'INPI	R. 2003	BP 90333		
DATE DE DÉPÔT ATTRIBUÉE 7 AV N PAR L'INP!	i. 2003	35703 RENNES CEDEX 7		
Vos références pour ce dossier (facultatif) 2905				
Confirmation d'un dépôt par télécopie	☐ N° attribué par	l'INPI à la télécopie		
2 NATURE DE LA DEMANDE	Cochez l'une des	4 cases suivantes		
Demande de brevet	×			
Demande de certificat d'utilité				
Demande divisionnaire				
Demande de brevet initiale	N°	Date LILLI		
	N°	Date LILILI		
ou demande de certificat d'utilité initiale				
Transformation d'une demande de brevet européen Demande de brevet initiale	N°	Date 11111		
TITRE DE L'INVENTION (200 caractères ou	espaces maximum)	sion indépendante de la tension d'alimentation, sans		
4 DÉCLARATION DE PRIORITÉ	Pays ou organisatio			
OU REQUÊTE DU BÉNÉFICE DE	Pays ou organisation			
LA DATE DE DÉPÔT D'UNE	Date	N°		
DEMANDE ANTÉRIEURE FRANÇAISE	Pays ou organisation			
	Date	N° N°		
	a second of a second or stockly of the edition	utres priorités, cochez la case et utilisez l'imprimé «Suite»		
5 DEMANDEUR (Cochez l'une des 2 cases)	Personne r	morale Personne physique;		
Nom ou dénomination sociale	ATMEL NANTE	S SA		
Prénoms				
Forme juridique	Société Anonyme			
N° SIREN	[3 1 5 6 2 9 2 4 6]			
Code APE-NAF	La Charitraria			
Domicile Rue	La Chantrerie BP 70602			
ou siège Code postal et ville		ANTES CEDEX 3		
Pays	FRANCE			
Nationalité	N° de télécopie (facultatif)			
N° de téléphone (facultatif)	14 de diccopie (Javanasi)			
Adresse électronique (facultatif)	City or plus d	'un demandeur, cochez la case et utilisez l'imprimé «Suite»		

Remplir impérativement la 2 ms page



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE page 2/2

BR2

REM	1 AVRI	LICOSTAG GILIALI		7		
	\$5°fNPf RI					
LIEU		0304075				
	ENREGISTREMENT				DB 540 W / 2105	
	ONAL ATTRIBUÉ PAR	Was discount for Name and Superior States and States and Superior States and S	contralizações (sectoralizar teletic	- Marien in the state of the st	DB 540 W / 2105	
O	MANDATAIR	E (s'il y a lieu)	200			
	Nom		VIDON			
	Prénom		Patrice			
	Cabinet ou So	ociété	Cabinet Patrice	VIDON		
	N °de pouvoir de lien contra	r permanent et/ou actuel				
	Rue			nnopôle Atalante becquerel - BP 90333		
	Adresse	Code postal et ville	3 5 7 0 3 RENNES CEDEX 7			
		Pays	FRANCE			
	N° de télépho		02 99 38 23 00			
	N° de télécop		02 99 36 02 00			
		ronique (facultatif)	vidon@vidon.com			
7	INVENTEUR	(S)		ont nécessairement des	personnes physiques	
	Les demander sont les même	urs et les inventeurs nes personnes			laire de Désignation d'inventeur(s)	
8	RAPPORT DI	E RECHERCHE	Uniquement por	ir une demande de breve	et (y compris division et transformation)	
		Établissement immédiat ou établissement différé				
	Paiement échelonné de la redevance (en deux versements)		Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt Oui Non			
9	9 RÉDUCTION DU TAUX DES REDEVANCES		Uniquement pour les personnes physiques Requise pour la première fois pour cette invention (joindre un avis de non-imposition) Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG			
10	SÉQUENCES ET/OU D'AC	S DE NUCLEOTIDES IDES AMINÉS	Cochez la case si la description contient une liste de séquences			
	Le support éle	ectronique de données est joint				
	La déclaration de conformité de la liste de séquences sur support papier avec le support électronique de données est jointe					
		utilisé l'imprimé «Suite», nombre de pages jointes	7			
m	OU DU MAN (Nom et qua	DU DEMANDEUR IDATAIRE alité du signataire) ON (Mandataire CPI n° 92	1250)		VISA DE LA PRÉEECTURE OURE HYNFI NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE	
1 10) /		RENNES	

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux lichiers et aux libertés s'applique aux réponses faites à ce-formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

Circuit intégré délivrant des niveaux logiques à une tension indépendante de la tension d'alimentation, sans régulateur associé pour la partie puissance, et module de communication correspondant.

1. <u>Domaine de l'invention</u>

5

Le domaine de l'invention est celui de la conception et de la fabrication de circuits intégrés, par exemple de type MOS.

Plus précisément, l'invention concerne les circuits délivrant des niveaux logiques, dont la tension doit rester invariable même lorsque la tension d'alimentation varie.

10

15

Notamment, l'invention concerne la communication entre deux circuits intégrés, par exemple via une liaison USB. Un buffer USB doit en effet fournir des effets logiques « 1 » et « 0 » en sortie, sur une liaison pouvant atteindre 500 pF de capacité, avec un temps de commutation de l'ordre de 20 ns. Or, la norme USB spécifie que le niveau « 1 » doit être une tension de 3 V, quelle que soit la tension de l'alimentation.

2. <u>État de l'art</u>

Habituellement, un buffer USB n'est qu'un commutateur (« switch » en anglais) de puissance et est alimenté par un régulateur délivrant toujours 3 V. Ce régulateur doit donc avoir une capacité très importante en sortie 15, pour pouvoir encaisser les pics de courant, de l'ordre de 100 mA pendant 20 ns. En effet, celui-ci ne pourrait pas réagir en 20 ns (comme illustré en figure 2) sans cette capacité, et la tension s'abaisserait alors fortement sans cette dernière.

La figure 1 illustre un tel dispositif.

25

20

Il comprend donc un régulateur 11, comprenant un amplificateur opérationnel 111 et recevant sur sa borne positive une référence de tension Vbgap, par exemple de 1,2 V. Cet amplificateur 111 opérationnel est connecté à un transistor 112, ce dernier rebouclant sur l'entrée négative de ce premier, par l'intermédiaire d'une résistance 113. Ce régulateur délivre donc une tension VCC à réguler de 3 V, à l'aide de la capacité externe 14, qui est notamment dirigée vers le buffer 12.

30

Ce buffer comprend deux transistors 121 et 122, respectivement PMOS et NMOS, recevant un signal de commande 123, et délivrant sur une résistance 124

l'invention correspondant au niveau logique souhaité.

Comme mentionné plus haut, pour obtenir un temps de réponse inférieur à 20 ns, il est nécessaire de prévoir une capacité externe 13, par exemple d'une valeur de 500 pF. Cela nécessite de prévoir une borne de sortie spécifique sur le circuit intégré, pour connecter cette capacité externe 13.

En outre, une telle capacité augmente le coût de l'ensemble, ainsi que son encombrement, et la complexité de montage.

Par ailleurs, un régulateur, supposant la présence d'un amplificateur opérationnel, entraîne un encombrement important sur la surface du circuit intégré.

3. Objectifs de l'invention

5

10

15

20

25

30

L'invention a notamment pour objectif de pallier ces différents inconvénients de l'état de l'art.

Plus précisément, un objectif de l'invention est de fournir un circuit intégré capable de délivrer une tension de sortie prédéterminée représentative d'un niveau logique, quelle que soit la tension d'alimentation, ne nécessitant aucun composant externe et notamment de capacité pour encaisser des pics de courant.

Un autre objectif de l'invention est de fournir un tel circuit intégré, ne nécessitant pas la présence d'un régulateur USB classique supposant la présence d'un amplificateur opérationnel.

Encore un autre objectif de l'invention est de fournir un tel circuit intégré, permettant de simplifier la conception, la fabrication et le montage du circuit intégré.

En d'autres termes, un objectif de l'invention est de fournir une technique simple et efficace, peu consommatrice en surface de silicium, pour réaliser un tel circuit intégré.

L'invention a également pour objectif de fournir un tel circuit intégré, offrant un temps de montée très court jusqu'à la tension souhaitée, par exemple de l'ordre de 20 ns.

4. <u>Caractéristiques principales de l'invention</u>

L'invention concerne donc un circuit intégré comprenant des moyens pour délivrer sur au moins une sortie une tension de sortie prédéterminée représentative d'un niveau logique, ledit circuit intégré comprenant des moyens de distribution

5

10

15

20

25

30

d'une tension d'alimentation et des moyens de génération d'une tension interne de référence inférieure à ladite tension d'alimentation.

Un tel circuit comprend en particulier des moyens de connexion de ladite tension d'alimentation sur ladite sortie et des moyens de limitation de la tension sur ladite sortie à la valeur de ladite tension de sortie prédéterminée, tenant compte de ladite tension de référence.

Ainsi, il est possible d'obtenir une tension de sortie précise, quelles que soient les variations de la tension d'alimentation, sans élément externe tel qu'une capacité.

Avantageusement, la tension prédéterminée est égale à la tension de référence.

Cependant, dans un autre mode de réalisation de l'invention, il est possible de générer une tension de sortie qui soit différente de la tension de référence, tout en assurant les mêmes fonctionnalités, en utilisant par exemple, un ou plusieurs transistors monté(s) en série.

De façon préférentielle, lorsque la tension prédéterminée est atteinte, les courants circulant dans les moyens de connexion de la tension d'alimentation et dans les moyens de limitation de la tension s'équilibrent.

Préférentiellement, les moyens de connexion comprennent un premier transistor (TP0) de puissance.

Avantageusement, le drain du premier transistor est connecté à la sortie et sa source à la tension d'alimentation.

De façon avantageuse, les moyens de limitation de la tension comprennent au moins un second transistor (TP1) contrôlé sur sa grille par la tension de référence.

Préférentiellement, la grille du second transistor est connectée à la grille d'un troisième transistor (TP2) monté en diode à la tension de référence.

De façon préférentielle, les moyens de limitation de la tension comprennent des moyens de blocage du premier transistor, lorsque la tension prédéterminée est atteinte.

De façon également préférentielle, les moyens de blocage comprennent un premier et un second miroir de courant (TN1/TN2, TP4/TP5) connectés l'un à l'autre.

d'une tension d'alimentation et des moyens de génération d'une tension interne de référence inférieure à ladite tension d'alimentation.

Un tel circuit comprend en particulier des moyens de connexion de ladite tension d'alimentation sur ladite sortie et des moyens de limitation et/ou de détection de la tension sur ladite sortie à la valeur de ladite tension de sortie prédéterminée, tenant compte de ladite tension de référence.

5

10

15

20

25

30

Ainsi, il est possible d'obtenir une tension de sortie précise, quelles que soient les variations de la tension d'alimentation, sans élément externe tel qu'une capacité.

Avantageusement, la tension prédéterminée est égale à la tension de référence.

Cependant, dans un autre mode de réalisation de l'invention, il est possible de générer une tension de sortie qui soit différente de la tension de référence, tout en assurant les mêmes fonctionnalités, en utilisant par exemple, un ou plusieurs transistors monté(s) en série.

De façon préférentielle, lorsque la tension prédéterminée est atteinte, les courants circulant dans les moyens de connexion de la tension d'alimentation et dans les moyens de limitation et/ou de détection de la tension s'équilibrent.

Préférentiellement, les moyens de connexion comprennent un premier transistor (TP0) de puissance.

Avantageusement, le drain du premier transistor est connecté à la sortie et sa source à la tension d'alimentation.

De façon avantageuse, les moyens de limitation de la tension comprennent au moins un second transistor (TP1) contrôlé sur sa grille par la tension de référence.

Préférentiellement, la grille du second transistor est connectée à la grille d'un troisième transistor (TP2) monté en diode à la tension de référence.

De façon préférentielle, les moyens de limitation de la tension comprennent des moyens de blocage du premier transistor, lorsque la tension prédéterminée est atteinte.

De façon également préférentielle, les moyens de blocage comprennent un premier et un second miroir de courant (TN1/TN2, TP4/TP5) connectés l'un à l'autre.



Avantageusement, le premier miroir de courant délivre un courant de blocage lorsque la tension prédéterminée est atteinte sur la sortie, et en ce que le second miroir transmet une copie du courant de blocage sur la grille du premier transistor, de façon à le bloquer.

5

De façon avantageuse, la grille du premier transistor est connectée à une entrée de commande via un quatrième transistor (TN3).

De façon également avantageuse, la taille du troisième transistor est inférieure à celle des transistors (TP4, TP5) du second miroir, de façon que ce dernier impose son niveau au troisième transistor lorsqu'il délivre la copie du courant de blocage.

10

15

20

De façon préférentielle, la tension de sortie correspond au niveau logique « 1 » d'une liaison USB.

Avantageusement, la tension de référence est utilisée pour contrôler la partie CMOS logique du circuit intégré.

De façon avantageuse, la tension de référence et/ou la tension prédéterminée valent 3 V, la tension d'alimentation valant 5 V.

,

L'invention concerne également un module de communication pour circuit intégré comprenant des moyens pour délivrer sur une au moins une sortie une tension de sortie prédéterminée représentative d'un niveau logique et un circuit intégré comprenant des moyens de distribution d'une tension d'alimentation et des moyens de génération d'une tension interne de référence inférieure à la tension d'alimentation. Ce module comprend, avantageusement, des moyens de connexion de la tension d'alimentation sur la sortie et des moyens de limitation de la tension sur la sortie à la valeur de la tension de sortie prédéterminée, tenant compte de ladite tension de référence.

5. <u>Liste des figures</u>

D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante d'un mode de réalisation préférentielle, donné à titre de simple exemple illustratif et non limitatif et des figures annexées, parmi lesquelles :

30

25

- la figure 1 est un schéma illustrant un dispositif à régulateur selon l'art antérieur comprenant une capacité externe, et commenté en préambule ;



- la figure 2 illustre la tension du signal de sortie, tant selon l'art antérieur que selon l'invention;
- la figure 3 est un schéma de principe de la technique selon l'invention;
- la figure 4 est un exemple détaillé de mise en œuvre de la technique selon l'invention;
- les figures 5.a et 5.b illustrent des courbes de valeurs associées au fonctionnement du dispositif de la figure 4.

6. <u>Description d'un mode de réalisation préférentiel de l'invention</u>

6.1 Principe général

10

5

Le principe général de l'invention consiste à générer la tension de 3 V dans le circuit intégré, sans avoir besoin d'un régulateur pour la partie puissance. En général, il y a en effet un régulateur dans les circuits pour la partie CMOS logique, afin que celle-ci fonctionne toujours à tension faible (3 V, et non 5,5 V, pour éviter les risques de destruction des transistors de petite dimension).

15

Selon un aspect avantageux de l'invention, on prévoit donc de se servir de cette tension de 3 V comme référence pour générer un niveau logique « 1 », selon la norme USB (dans le mode de réalisation décrit), en prenant la puissance directement sur l'alimentation 5 V. La figure 3 illustre de façon simplifiée le principe général de l'invention.

20

Le système de l'invention comprend donc des moyens de connexion 31 de l'alimentation 5 V sur la sortie USB. Ces moyens de connexion comprennent notamment un transistor PMOS, reliant cette alimentation 5 V à la sortie USB.

Des moyens de limitation 32 de la tension délivrée sur cette sortie USB sont prévus. Ils sont connectés à cette sortie, de façon à absorber une partie de la tension, lorsque cela est nécessaire, de façon que celle-ci ne dépasse pas 3 V.

25

Ces moyens de limitation 32 contrôlent simultanément des moyens de blocage 33, comprenant par exemple deux miroirs de courant. Ils agissent sur le moyen de connexion, de façon à bloquer la liaison entre l'alimentation 5 V et la sortie USB.

30

Ainsi, il est possible de délivrer une sortie USB à une tension régulière de 3 V, sans capacité externe, ni amplificateur opérationnel, ni autre élément complexe.

5

10

15

20

25

30

6.2 Présentation d'un mode de mise en œuvre particulier de l'invention

On présente maintenant un exemple particulier de mise en œuvre de ces techniques, à l'aide de la figure 4 présentant un mode particulier de réalisation de l'invention et de la figure 5 (a et b) illustrant certaines valeurs de fonctionnement.

Le transistor TPO (PMOS dans cet exemple, mais il est bien sûr possible d'inverser les rôles des transistors PMOS et NMOS) relie l'alimentation 5 V AL5V à la sortie USB. Il devient passant en fonction du signal qu'il reçoit sur sa grille, contrôlé comme expliqué par la suite.

Selon l'invention, on connecte un transistor TP1 (PMOS) sur la sortie USB par son drain. Sa grille est reliée à une tension VT inférieure à la tension USB (et valant par exemple environ 2,2 V).

Cette tension VT peut être réalisée à l'aide d'un transistor TP2 de même type que TP1, connecté en diodes à la tension 3 V numériques (toujours disponible dans la partie CMOS logique d'un circuit intégré). Ce transistor génère donc une tension égale à (3 V – VT). Ce transistor TP1 a ainsi une fonction de détecteur instantané de niveau « 1 » (3 V) sur la sortie USB. En effet, dès que la tension sur la sortie USB dépasse 3V, la tension VGS1 de ce transistor TP1 devient supérieure à VT (quivaut environ 0,8 V) et devient donc passant.

Un courant i parcourt alors ce transistor TP1. Grâce à ce courant i, on peut fermer le transistor de puissance TP0, par l'intermédiaire de moyens de blocage, qui connectent la sortie USB à l'alimentation 5 V. Il est donc ainsi aisé de limiter le niveau « 1 » de l'USB à 3 V.

Un simple comparateur comparant la sortie USB à la tension 3 V numérique, pour fermer ensuite le transistor de puissance TP0, serait trop lent, et créerait des surtensions (« overshoots » en anglais) et consommerait en outre beaucoup. La solution, selon l'invention, met en œuvre des miroirs de courant dans les moyens de blocage et permet de pallier efficacement cet inconvénient.

Il est à noter que le principe décrit ci-dessus fonctionne également avec les transistors NMOS au lieu des transistors PMOS, TP0 et TP1.

6.3 Illustration du fonctionnement du dispositif de la figure 4

Lorsqu'on désire un niveau « 1 » sur la sortie USB, la commande DPLUS

passe à « 1 » (51, figure 5.a). Le transistor TN3 ouvre alors le transistor de puissance TP0, en imposant une tension VSS sur sa grille. La tension sur la sortie USB monte alors progressivement (52, figure 5.a). Lorsqu'elle atteint 3 V, au bout d'environ 20ns (53, figure 5.a), le transistor TP1 devient légèrement conducteur, puisque sa tension VGS1 est devenue supérieure à la tension VT. Le courant venant du transistor TP0 vers le transistor TP1 est alors recopié instantanément par le miroir de courant formé par les transistors TN1 et TN2, puis par le miroir de courant formé par les transistors TP4/TP5.

Ainsi, lorsqu'un courant circule dans TP1, il y a un courant similaire circulant dans TP5. Ce courant permet de fermer le transistor TP0, en ramenant sa tension de grille à 5V – VT, ce qui entraîne sa fermeture, au moins partiellement.

Le transistor TP5 est configuré de façon qu'il puisse imposer son niveau au transistor TN3, ce dernier étant un transistor très faible.

Ainsi, le système charge la capacité USB jusqu'à 3 V, et maintient ensuite ce niveau (54, figure 5.a), en équilibrant les courants, de l'ordre de quelques dizaines de µA dans les transistors TP0 et TP1. Toute la puissance pour charger les 500 pF de l'USB viennent ainsi directement de la tension d'alimentation AL5V (55, figure 5.b). Il n'y a donc pas besoin d'utiliser de régulateur USB, ni de capacité extérieure, dans la solution selon l'invention.

6.4 Applications

5

10

. 15

20

25

30

Le dispositif de l'invention peut être implanté dans tous les cas où les capacités extérieures doivent être diminuées au maximum, et par exemple pour des liaisons USB. Il s'applique notamment dans les cas où le circuit intégré possède une référence de tension interne ayant la même valeur que la tension à délivrer en sortie, via des buffers.

6.5 Généralisation

Dans un mode de réalisation particulier de l'invention, on utilise un ou plusieurs autres transistors montés en série avec le transistor TP2, ou bien encore, un régulateur de puissance réduite (1,2 V par exemple), de façon à générer une tension de sortie USB (de 2 V par exemple) qui soit différente de la tension de référence, toute en assurant les mêmes fonctionnalités.

REVENDICATIONS

- 1. Circuit intégré comprenant des moyens pour délivrer sur au moins une sortie une tension de sortie prédéterminée représentative d'un niveau logique,
- ledit circuit intégré comprenant des moyens de distribution d'une tension d'alimentation et des moyens de génération d'une tension interne de référence inférieure à ladite tension d'alimentation,
 - caractérisé en ce qu'il comprend des moyens de connexion de ladite tension d'alimentation sur ladite sortie et des moyens de limitation et/ou de détection de la tension sur ladite sortie à la valeur de ladite tension de sortie prédéterminée, tenant compte de ladite tension de référence.
 - 2. Circuit intégré selon la revendication 1, caractérisé en ce que ladite tension prédéterminée est égale à ladite tension de référence.

10

15

25

- 3. Circuit intégré selon l'une quelconque des revendications 1 et 2, caractérisé en ce que, lorsque ladite tension prédéterminée est atteinte, les courants circulant dans lesdits moyens de connexion de ladite tension d'alimentation et lesdits moyens de limitation et/ou de détection de la tension s'équilibrent.
- 4. Circuit intégré selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les dits moyens de connexion comprennent un premier transistor (TP0) de puissance.
- 5. Circuit intégré selon la revendication 4, caractérisé en ce que le drain dudit premier transistor est connecté à ladite sortie et sa source à ladite tension d'alimentation.
 - 6. Circuit intégré selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lesdits moyens de limitation de la tension comprennent au moins un second transistor (TP1) contrôlé sur sa grille par ladite tension de référence.
 - 7. Circuit intégré selon la revendication 6, caractérisé en ce que ladite grille du second transistor est connectée à la grille d'un troisième transistor (TP2) monté en diode à ladite tension de référence.
- 8. Circuit intégré selon l'une quelconque des revendications 4 à 7, caractérisé en ce que lesdits moyens de limitation de la tension comprennent des moyens de blocage dudit premier transistor, lorsque ladite tension prédéterminée est atteinte.

5

10

20




- 9. Circuit intégré selon la revendication 8, caractérisé en ce que lesdits moyens de blocage comprennent un premier et un second miroir de courant (TN1/TN2, TP4/TP5) connectés l'un à l'autre.
- 10. Circuit intégré selon la revendication 9, caractérisé en ce que le premier miroir de courant délivre un courant de blocage lorsque ladite tension prédéterminée est atteinte sur ladite sortie, et en ce que ledit second miroir transmet une copie dudit courant de blocage sur la grille dudit premier transistor, de façon à le bloquer.
- 11. Circuit intégré selon l'une quelconque des revendications 4 à 10, caractérisé en ce que la grille dudit premier transistor est connectée à une entrée de commande via un quatrième transistor (TN3).
- 12. Circuit intégré selon les revendications 10 et 11, caractérisé en ce que la puissance dudit troisième transistor est inférieure à celle des transistors (TP4, TP5) dudit second miroir, de façon que ce dernier impose son niveau audit troisième transistor lorsqu'il délivre ladite copie du courant de blocage.
- 13. Circuit intégré selon l'une quelconque des revendications 1 à 12, caractérisé en ce que ladite tension de sortie correspond au niveau logique « 1 » d'une liaison USB.
 - 14. Circuit intégré selon l'une quelconque des revendications 1 à 13, caractérisé en ce que ladite tension de référence est utilisée pour alimenter la partie CMOS logique dudit circuit intégré.
 - 15. Circuit intégré selon l'une quelconque des revendications 1 à 14, caractérisé en ce que ladite tension de référence et/ou ladite tension prédéterminée valent 3 V, ladite tension d'alimentation valant 5 V.
- Module de communication pour circuit intégré comprenant des moyens pour
 délivrer sur une au moins une sortie une tension de sortie prédéterminée représentative d'un niveau logique,
 - ledit circuit intégré comprenant des moyens de distribution d'une tension d'alimentation et des moyens de génération d'une tension interne de référence inférieure à ladite tension d'alimentation.
- caractérisé en ce qu'il comprend des moyens de connexion de ladite tension d'alimentation sur ladite sortie et des moyens de limitation de la tension sur ladite

sortie à la valeur de ladite tension de sortie prédéterminée, tenant compte de ladite tension de référence.


 \mathcal{Q}_{τ}







Fip. 1










() ()







Fig. 4








Fig. 5.b.











BREVET D'INVENTION

CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

DÉSIGNATION D'INVENTEUR(S) Page N° 1.../1... **DÉPARTEMENT DES BREVETS**

26 bis, rue de Saint Pétersbourg

(À fournir dans le cas où les demandeurs et

75800 Paris Cedex () Téléphone : 3 (4) 5:	1463 290 Q 33 (1) 42 9	4 86 54	
. 35. INP H	RENNES s pour ce dossier (facultati)	Cet imprimé est à remplir lisiblement à l'encre noire	DB 113 @ W / 2706
Vos reference	s pour ce dossier (facultati)	2905	· · · · · · · · · · · · · · · · · · ·
	TREMENT PAPERA PT		
	VENTION (200 caractères ou	·	
		ogiques à une tension indépendante de la tension d'alimentation, sar sance, et module de communication correspondant.	IS
LE(S) DEMANI	DEUR(S) :		
ATMEL NAN	TEC CA	·	
La Chantrerie			
BP 70602			
44306 NANT	ES CEDEX 3		
DESIGNE(NT)	EN TANT QU'INVENTEU	R(S):	
Name		MESSAGE	
1. Nom Prénoms		MESSAGER Philippe	
rienoms		Les Allées du Parc	
Adresse	Rue	3 Impasse des Photinias	
	Code postal et ville	[4 4 3 0 0 NANTES	
Société d'ap	partenance (facultatif)		
2 Nom			
Prénoms			
Adresse	Rue		
	Code postal et ville	·	
	partenance (facultatif)		
3 Nom			
Prénoms	T		
Adresse	Rue	·	
	Code postal et ville		
	partenance (facultatif)		
S'il y a plus	de trois inventeurs, utilisez p	olusieurs formulaires. Indiquez en haut à droite le N° de la page suivi du nomb	re de pages.
DU (DES) D OU DU MAN	GNATURE(S) EMANDEUR(S) IDATAIRE alité du signataire)		
Le 1er avril 20 P. VIDON (Ma	03, Indataire CPI n° 92/1250		
	1		

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

THIS PAGE BLANK (USPTO)